可編程邏輯器件設計及應用實驗報告(DOC 33頁)

一、 實驗內容
一、實驗內容
一位全加器功能仿真結果：
三 實驗結果討論分析
串行通信:數據一位一位次序發送或接收。
二 實驗結果
仿真波形設置如下：
仿真測試輸入波形如下：
仿真結果如下：
可編程邏輯器件設計及應用
國際上規定的一個標準波特率係列:
圖1-1
圖1-2
圖1-3
圖1-4
圖1-5
圖2-1一位全加器
圖2-2波形仿真激勵
圖2-3模塊建立
圖2-4 8位全加器(頂層電路圖)
圖2-5 8位全加器波形仿真激勵
圖2-6 功能仿真結果
圖2-7 功能仿真結果
圖2-8 功能仿真結果
圖3-1 建立一個新的verilog模塊
圖3-2 輸入全加器
圖3-3 測試波形
圖3-4 測試波形
圖3-5 仿真測試結果
圖3-6 仿真測試結果
圖3-7 仿真測試結果
圖3-8 仿真測試結果
圖4-1 LED顯示模塊
圖4-2 數據鎖存模塊
圖4-3 頂層
圖4-4 測試波形
圖4-5 仿真結果
圖4-6 測試波形
圖4-7 仿真結果
圖5-1 模式控製模塊
圖5-10 仿真結果
圖5-11 測試波形設置
圖5-12 仿真結果
圖5-13 測試波形設置
圖5-14 仿真結果
圖5-15 測試波形設置
圖5-16 仿真結果
圖5-17 仿真結果
圖5-18 頂層文件
圖5-19 測試波形
圖5-2 波特率發生模塊
圖5-20 測試波形
圖5-21 仿真結果
圖5-22 仿真結果
圖5-3 發送數據模塊
圖5-4 發送數據模塊
圖5-5 測試波形設置
圖5-6 仿真結果
圖5-7 測試波形設置
圖5-8 仿真結果
圖5-9 測試波形設置
..............................