您現在的位置: 18luck新利全站下载 >> 管理信息化>> 信息技術>> 資料信息

論基於可重用技術的介質損耗數據采集係統設計(doc 62頁)

所屬分類:
信息技術
文件大小:
1169 KB
下載地址:
相關資料:
技術, 數據采集, 係統設計
論基於可重用技術的介質損耗數據采集係統設計(doc 62頁)內容簡介

論基於可重用技術的介質損耗數據采集係統設計目錄:
第一章 緒論……1
1.1 可重用設計概述……1
1.2 可重用設計方法與嵌入式係統設計……2
1.2.1 嵌入式係統概況……2
1.2.2 嵌入式係統實現方式……2
1.3 介質損耗檢測技術……4
1.3.1 國內外研究現狀……4
1.3.2 可重用設計在係統中的應用意義……5
1.4 論文工作的主要內容和章節安排……6
第二章 基於FPGA和NIOSⅡ的可重用設計方法……7
2.1 FPGA的設計方法及可重用技術……7
2.1.1 FPGA技術……7
2.1.2 FPGA設計方法……9
2.1.3 基於FPGA的可重用設計模式……11
2.2 NIOSⅡ的設計方法……11
2.2.1 NiosⅡ軟核處理器……11
2.2.2 Avalon總線,HAL庫和自定義指令……13
2.2.3 基於NiosⅡ的嵌入式係統開發流程……15
2.3 本章小結……16
第三章 基於FPGA及NIOSⅡ的係統方案設計……17
3.1 介質損耗檢測……17
3.1.1 介質損耗檢測原理……17
3.1.2 介質損耗檢測係統工作原理……18
3.2 介質損耗數據采集係統設計要求……19
3.2.1 設計要求……19
3.2.2 影響測量的因素……20
3.3 介質損耗數據采集係統方案設計……21
3.3.1 通信技術的選擇……21
3.3.2 數據采集係統方案設計……22
3.4 本章小結……24
第四章 數據采集係統硬件設計及實現……25
4.1 工作原理……25
4.2 同步采樣模塊設計……26
4.2.1 輸入低通濾波器……26
4.2.2 A/D轉換的器件選型及應用……28
4.2.3 信號整形模塊……29
4.3 FPGA內部邏輯及配置……30
4.3.1 AD控製邏輯……30
4.3.2 測頻邏輯……32
4.4 通信模塊設計……33
4.4.1 GPRS模塊……33
4.4.2 GPS模塊……34
4.5 硬件抗幹擾設計……35
4.6 本章小結……36
第五章 數據采集係統軟件設計……37
5.1 係統軟件功能……37
5.2 IP軟核模塊定製……38
5.3 應用程序設計與實現……41
5.3.1 算法設計與實現……41
5.3.2 軟件宏定義與主要功能函數說明……41
5.3.3 應用軟件模塊設計……43
5.4 本章小結……45
第六章 實驗結果……47
第七章 總結與展望……49

論基於可重用技術的介質損耗數據采集係統設計內容提要:
近年來,隨著半導體工業的持續發展,超大規模集成電路( Very Large-Scale Integrated ,VLSI ) 的集成度也在不斷的提高[1]。片上係統 ( System-on-Chip,SoC )在這樣的環境下產生了,它將以往許多芯片組成的電子係統集成在一個單片的矽片上,構成了全新的係統,又稱為係統芯片。與普通的集成電路相比,係統芯片不再是一種功能單一的單元電路,而是將信號采集、處理和輸入輸出等係統功能完整地集成在一起,成為一個具有專用功能的電子係統芯片[2]。現今的電子係統設計已不再是以往的利用各種通用集成電路實現板上係統 ( System-on-Board,SoB ),即印刷電路板 ( Printed Circuit Board,PCB ) 級的設計和調試,而是轉向以專用集成電路( Application Specific Integrated Circuit,ASIC ) 或大規模現場可編程門陣列 ( Field Programmable Gate Array,FPGA ) 以及複雜可編程邏輯器件 ( Complex Programmable Logic Device,CPLD ) 為物理載體的係統芯片設計。通常我們稱ASIC上完成的設計為SoC,在FPGA或CPLD上完成的稱為SoPC ( System on Programmable Chip,可編程片上係統)[3]。
現在複雜芯片設計中最常用的方法是可重用設計方法。可重用設計方法就是使用以前設計完成且經過驗證的知識產權核 ( Intelligent Property core, IP core ) 進行係統構建[2]。美國Dataquest谘詢公司將半導體產業中的IP核定義為用於ASIC ( Application Specific Integrated Circuits), ASSP( Application Specific Standard Product )等器件中預先設計好的電路功能模塊。從功能上分類,知識產權核包括:微處理器,數字信號處理器,總線結構,外部設備,I/O通道,大容量內存等等;從結構上分類,知識產權核包括:硬核、固核和軟核。硬核是一種以GDSⅡ( Graphic Design SystemⅡ,第二代版圖設計係統 ) 文件形式進行集成的核,它是己經經過全部設計、布局、布線的核;軟核是一種以可綜合的RTL( Register Transfer Level, 寄存器傳輸級) 代碼交付的核;固核介於硬核與軟核之間,可以以RTL或網表的形式提交,或者是帶有部分布局信息和物理設計信息的RTL代碼[2]。


..............................

Baidu
map